微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问DC综合时输入输出的延时和驱动强度是怎么确定的

请问DC综合时输入输出的延时和驱动强度是怎么确定的

时间:10-02 整理:3721RD 点击:
如题  谢谢回复



    IO的综合约束是要满足本芯片和目的芯片之间的信号传输,所以输出延时要满足目的芯片的输入延时要求。
    驱动强度我就不清楚了,抱歉。

你说的驱动强度是指最大扇出数(fan out)吗?

上一篇:fedora 14能装的EDA?
下一篇:总线的协议

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top