微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有没有遇到这样的情况?

有没有遇到这样的情况?

时间:10-02 整理:3721RD 点击:
你们好!nelist仿真在map这步还是好的,但p&A后netlist的仿真就不成了,与map时不符合,且两个仿真都没有进行sdf反标?
各位大虾,有没人知道的?

谢谢

有可能啊,PR后逻辑搞错了

不知道你说的“不成”是什么意思,逻辑错误?还是有别的意思。
P&R之后应该是有网表延迟了吧,虽然没有反标线延迟。所以很有可能是时序不过,建议你看看STA分析报告,如果这些没有问题,那么应该是异步逻辑有问题。


那是与map的仿真不同,

使用lec比一下吧!

做一下形式验证啊 用formality之类的软件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top