微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 困扰已久的问题:DDR/DDR2能否降频使用?

困扰已久的问题:DDR/DDR2能否降频使用?

时间:10-02 整理:3721RD 点击:
DDR/DDR2能否降足够的频率使用?比如说主频为266Mhz的DDR2芯片能否在主频为100Mhz频率甚至在100Mhz频率以下使用?从网上寻找到的资料来看,SDRAM是能够在降足够多的频率下使用,但是它和DDR2芯片有DLL的不同处。266Mhz的DDR2能降频在200Mhz使用,但是没有明确的资料很确切的指出在100Mhz能使用。恳请做过的前辈指点一二。

哦,个人感觉不可以,但还没试过,即使能用,稳定性也有问题。从datasheet上看是不行的,还是自己实验一下看看吧。

实际上能用,但是官方的说法是不支持。

可以降频但不能太低,不然IP会有问题

理论上是频率向下兼容的

不错不错!

ddr2 频率不低于200MHZ

ddr1呢?最低多少?

应该不可以,因为DDR2对时钟的要求比较严格,特别是要对双沿进行控制

你要考虑数据的保持时间,也就是更新的速率,如果速度太低没有办法保障数据的刷新,就会出现错误。本身就控制器而言是可以降频的。个人理解,呵呵!

看看!

ddr内部有dll,其正常lock对工作最低频率有要求。

应该是不可以的,DDR时序要求很严格,

应该可以的吧,假如你的电脑上插了一个266的内存条,一个400的内存条照样可以运行,而且400的内存条自动降频到266上来保证两条内存的兼容

应该是能降的,但是能降到多少需要尝试。

学习到了

从266M降低到100M,降低太多了,应该不能使用……过低频率使得DDR2内部结构不能正常工作。

我把sdram降到80M用过,低于手册上说的最低频率,没问题。
ddr就不知道了。

一定范围内应该可以吧

Micron (DDR-400) MT47H32M8在266(133)M频率下使用没有问题。

应该可以吧!不然人家的功耗要求非常严格的话,怎么办呢?

it's OK.

应该有个频率范围的,超过范围DDR2的DLL电路会调不过来导致时序无法满足

ddr内存降频用过,但能降低多少,就不太清楚了

DDR2好像最低可以降到120MHz左右,JEDEC规格上有吧
降频时命令时序要跟着调整,相当麻烦,控制器还不一定支持呢

应该是可以的, 我们在fpga板上的 ddr1  都是跑 25M/33M, 但是是系统部门做的板, 不知道有没有做其他处理

看DDR2的DATASHEET上说有最低频率,但是xilinx+DDR2_667,我们用27Mhz的时钟跑过能读写DDR2的内存空间,但是只是对固定的一段地址空间进行测试性的验证,没有用到项目设计,同意10楼的说话。Altera+DDR2_667用QuartusII自带的IP有最低频率范围是125Mhz,再低就不能用该IP了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top