• · nand flash请教11-26
• · ISE工程中的inc文件如何加入工程11-26
• · 请问altera系列软件，什么版本的好用，听说9.0sp2有bug11-26
• · 有人做过浮点的cordic算法吗11-26
• · 菜鸟求ncverilo问题解答11-26
• · quartus II 中调用宏模块ALTCLOCKLOCK ？11-26
• · 什么是CLOCK GROUPS11-26
• · FPGA验证到底要学点什么11-26
• · 求助：SDRAM控制器11-26
• · 什么样的工艺下才有必要在memory BIST中加入对retention的测试？11-26
• · 谁使用过ModelSim SE 6.5加载过Quartus II 10.1 SP1版本的库？11-26
• · 流片出来的SDRAM各别位出错.但BIST能通过11-26
• · 在拿到一个算法后要用Verilog实现 应该从哪入手？11-26
• · 关于sram的讨论11-26
• · 请问如何使自己定制的IP挂在iic系统总线上？11-26
• · clock gating width problem11-26
• · quartus&verilog测试11-26
• · 求助：门级的netlist到layout11-26
• · 降低Vdd和降低频率去改良首选那种11-26
• · 请教关于CRC效验11-26
• · 子模块会占用更多的资源吗？11-26
• · 谁做过memory 请教下 怎么生出GDS文件11-26
• · 求助ground name 被rename in ICC ECO flow11-26
• · 这两种Verilog写法有什么区别吗？不明白！11-26
• · DC运行中的错误信息怎么查看11-26