请问如何使自己定制的IP挂在iic系统总线上？

时间：10-02 整理：3721RD 点击：

已在xps里搭建了硬件系统，包括microblaze软核和串口ip等，按照EDK的官方实验也已经完成了lcd的显示。但由于需要实现实时时钟的功能，还得自己定制一个相应的ip，而连接定制IP的系统总线要求必须是iic。我发现如果用create and import an peripheral创建IP的话，系统总线只能选择PLB或者FSL总线。现在只是用verilog实现了实时时钟的功能仿真，具体如何使之成为一个定制的ip还没有头绪，请问是要通过core generator吗? 还有一个问题，我在网上搜iic的时候大都是讲iic的设计，我已经加入了xps_iic接口ip，接下来应该如何连接外设呢?
请各位大虾指教！多谢！

原来可以这样啊我等下试一下

上一篇：clock gating width problem
下一篇：关于sram的讨论

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类