微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于sram的讨论

关于sram的讨论

时间:10-02 整理:3721RD 点击:
假设有块片内sram: 2kbyte, single port. 现在有两种形式:
1。做成一块:sram_2048x8
2。做成两块,每块各1kbyte: sram_1024x8  (x2)
现在从三个反面分析这两种形式的优缺点:
面积:哪个大一些?
功耗:哪种功耗大一些?(当然前提是access的行为一样)
速度:哪种最高频率大一些,或是一样?
欢迎大家来讨论。

不懂,但是顶一下

顶一下!先说说自己的观点:
面积: 2 > 1
功耗: 2 < 1
最高频率: 2>=1, 这应该没什么区别

功耗也是2>1,因为不是纯数字电路,模拟电路占功耗主要部分。频率1快,因为从功能上看2需要一个额外的mux来完成

不懂,帮顶。

读写一个2k的sram所需要的电流肯定大于读写一个1k的sram, 在方案2中可以只打开一个1k的。
关于频率:方案1所需的译码电路也更复杂。

假设有块片内sram: 2kbyte, single port. 现在有两种形式:
1。做成一块:sram_2048x8
2。做成两块,每块各1kbyte: sram_1024x8  (x2)
现在从三个反面分析这两种形式的优缺点:
面积:哪个大一些?
      這個不一定,要看sram是由memory compiler產生的,還是用fully layout產生的.
功耗:哪种功耗大一些?(当然前提是access的行为一样)
      理論上應該是一樣大
速度:哪种最高频率大一些,或是一样?
      最高頻率應該是一樣.但是在physical timing來看,sram1024x8x2的tiiming會比sram2048x8要來的不好控制.因為要考慮clock skew,data skew.

假设该sram是由memory compiler产生。请教fully layout怎么产生片内sram?难道完全依靠layout工具画出来?

面积:一定是2>1,memory的matrix一样都是2k,但是2方案需要两套译码电路和amp,所以绝对是2大。
功耗:考虑到2方案可以只开其中一个sram,所以应该要小些。
速度:应该差不多,2方案,memory的matrix会小一些,但是外面又会多mux,所以应该差不多。

路过!

学习学习···

面积:如果工艺一样,2>1,
功耗:考虑到2方案可以只开其中一个sram,动态功耗应该要小些,但是静态功耗2>1,但是由于操作都1B操作,所以总的功耗1>2;
速度:差不多

关注中。

不用讨论
那memory compiler,生成两个对比下就知道了

好像真的可以哟

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top