微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 什么样的工艺下才有必要在memory BIST中加入对retention的测试?

什么样的工艺下才有必要在memory BIST中加入对retention的测试?

时间:10-02 整理:3721RD 点击:
我们现在用的是0.18um的工艺,请问是否有必要加入在memory BIST中加入retention呢?如果要加的话,retention时间多少为宜?
如果不加的话,应该在什么样的工艺下开始加入retention测试呢?retention的时间又如何确定?
谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top