• · 请教各位xdjm，有 verilog 代码生成器吗？11-26
• · 如何在debuss (verdi) 中显示信号的全路径11-26
• · 推荐一下学习CPLD的书籍及开发板11-26
• · 自己做的除法器11-26
• · 最近小作：Verilog版的dpll11-26
• · Ubuntu下面运行Artisan的编译器11-26
• · quartus与modelsim联调时的错误11-26
• · 关于环形振荡器的问题11-26
• · quartusii 9.1sp2到modelsim-altera 6.5b 的仿真11-26
• · 双向端口load设置问题11-26
• · 关于cadence下 Verilog-xl使用问题11-26
• · HSPICE和PSPICE有什么区别？11-26
• · 大量Verilog HDL教程集合11-26
• · 请教混合仿真问题11-26
• · 大家推荐一本学习FPGA的好书11-26
• · 这里的scalar outpu是什么意思？11-26
• · NAND circuit11-26
• · 讨论下为什么要把时钟产生模块单独拿出来综合吗11-26
• · 请教RAM的问题11-26
• · 用过xilinx PCIe IP的请进来11-26
• · 如何将应用程序放在FPGA外的flash中运行呢？11-26
• · verdi显示波形问题11-26
• · 为啥FOR循环不能综合？11-26
• · 请教哈ASIC方面的问题11-26
• · 图形，还是纯语言，quartus使用茫然中，望指导11-26