微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 双向端口load设置问题

双向端口load设置问题

时间:10-02 整理:3721RD 点击:
chip的双向端口和单项输出端口均设置为set_load 8 [all_outputs],但是做STA的时候report_timing xxxxx -capacitance,发现在单向输出port的load为8.1,而双向的为12.38,什么原因?smic .18 IO lib,是单向pad和双向pad自身不同的cap造成的吗?还是其它原因?
ps: .18 IO的文档当中查不到pad各pin的cap信息

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top