关于cadence下 Verilog-xl使用问题

各位大虾，现在我刚安装了cadence ic5141，想用Verilog-xl实现数字仿真，但是不会用，具体是却不知如何导入Verilog语言描述的原文件，在命令行中输入“Verilog -c *.v”显示“too many arguments”。还有cadence的IUS文件有什么用，如何安装，有教程的话帮忙发下邮箱704840871@qq.com
    另外假如我有以Verilog语言写的txt文本MEMory.txt和测试用文件MEMoryTest.txt,如何用verilog-xl实现仿真和测试

u must install  IUS for verilog simulation.

2# DruculaC
IUS是什么东西，是否是属于cadence的一个程序，还是是一个文件还或是新软件的安装程序，只要在license中配置一下还是把5141卸了安ius

、/?

还是不懂

thank you

同问啊

同问啊