用过xilinx PCIe IP的请进来

时间：10-02 整理：3721RD 点击：

我现在在做DMA的时候遇到一个问题。
发现构造的FPGA构造的memory write requeset TLP可以写进PCIe核，可以看到trn_tbuf_av不断的减小。
但是减小到0之后，在0和1之间震荡几次，就一直为0了，也就是TLP一直存在PCIe核的缓冲区里，并没有发出去。
bus_master_enable为1，应该可以发送memory write requeset TLP的啊。
谁知道这是哪的原因?

我也在做同样的东西 QQ:402161786

验证时的主从模块是怎样设定的?

上一篇：如何将应用程序放在FPGA外的flash中运行呢？
下一篇：请教RAM的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器