现在的XILINX综合工具能不能对library中所使用的门种类进行限制？

NO.
FPGA里面不是用门搭，是用LUT做组合电路。
所以没有这种指定。

    我需要实现的LUT中不含inverter的因子，也就是说只能是若干个OR和AND门的整合，再实现于LUT中。inverter单独用独立的LUT来实现。 因为随后我还需要对这些inverter进行处理。
    所以我想能不能用ASIC的综合工具来限制门种类，综合成inverter独立存在的门级网表。然后再实现到FPGA中。
    如果可行，用哪种ASIC综合工具可以比较方便的来实现门种类的限制? 我一直在做FPGA，对ASIC的综合不太了解，求教了！
    十分感谢！