问个modelsim inout 的问题

时间：10-02 整理：3721RD 点击：

现在在DUT 中有一组inout pin DD（assign DD = oe?dd_out:8'hzz）。当DD输出数据时oe =1，向总线输出数据；然后置oe =0 ，使DD为输入状态。

我的问题是在DD输出数据，oe=0后，modelsim仿真时总线上的数据变成了高阻态，并没有保持希望输出的数据（Testbench在这个时候一直是输入状态）。这个问题怎么解决?

oe=0后，管脚是输入状态，相当于总线已经没有了驱动，怎么可能保持希望输出的数据呢?
要保持输出的数据，就需要让oe=1，直到不需要保持时，置oe=0

直到不需要保持时?DUT输出数据后,不知道TEST什么时候读总线上的数据,那怎么知道要保持多长时间.而且如果TEST不读数据,直接向总线上写数那该怎么办?

上一篇：发个调查，大家用FPGA做什么方面
下一篇：为什么tco都7ns了，综合结果显示时钟还可以跑到200多M？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类