微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > clock uncertainty 设置为多少?

clock uncertainty 设置为多少?

时间:10-02 整理:3721RD 点击:
DC综合时候要设置的一个值,这个值是不是和芯片使用时的时钟源有关,一般设置为多少呢.我只知道这个值要包括skew 和jitter ,jitter是和时钟源的质量有关系吧。

时钟频率的20%足够了。

我一般设置为150-250ps来的
看对你有没有帮助



  饿,谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top