xilinx的DCM使用疑问？
时间：10-02
整理：3721RD
点击：
请教一下各位，如果想采用DCM产生二分频输出，作为一个模块的工作时钟。现在我使用ISE自动生成了一个DCM，那么是否还需要在该模块内部例化DCM呢，就想例化一个普通IP核那样?
1# ljsu0203
什么叫例化?
要的，会自动产生.V的
Yes ！
可以將Core Gen.產生的.xaw或.v檔加入Project中，但是，
在Top層還是必須例化一個DCM模組。
所有的IP都必须在代码中例化
例化，这个是必须地。
底层Module当然要在TOP中例化了，不然信号怎么给DCM?
这个是必须的
我也有相同的问题，但添加了相关文件后，在顶层文件中例化后，为什么DCM没有添加进去。意思是还是独立的，例化不进去。不知道什么原因，求指点。
必须的，否则ISE怎么知道你使用了DCM哦
如果是使用了core generatro生成的ip在顶层例化后，并将.xaw或者.v文件添加到工程文件中，可在工程文件中看到，如果你是使用原语进行例化的，那么在工程中是看不到的。
需要，就像IP