FPGA中截位

请教各位大虾：在FPGA中的fir ip core中或者乘法后，一般位数都比较大，为了满足我们需要的位数，一般都进行截位处理，而截位又通常是直接去掉低位，取出要的高n位，出来频谱比较正常，我想请教下，为什么都是取高位，取低位是否可行?

这个涉及到定点化处理，取高位叫饱和，具体该截掉多少位、饱和多少位需要根据定点链路来处理。

你卖了一个产品，价格100.5元，难道你能把100舍弃，就拿那个.5吗

    如果没有小数点，输入都是整数的，是否这种解释就说不通了呢?

    具体在截位的时候要考虑什么因素呢，我看到有的说会影响动态，具体怎么影响不是很理解，sdwsh有没有相关的资料，能否发一份给我参考下呢?谢谢回复！

    你卖了一个产品105快，难道你舍弃前面的10，保留5吗.
在2进制表示中，有可能最高的几个bit都是符号位，可以把符号位只保留一位，然后舍弃的只能是最低位

假设我卖了个产品99块，保留高位或者低位那就都一样了，或者115块，那么取15块不是更好?
2进制表示中，可能最高几个bit都是符号位，有变化的数据可能在低几位，那么为什么不能保留符号位，取低几位有变化的数，不是更能不失真的反应信号?菜鸟理解，欢迎sdwsh拍砖！

    你要理解二进制里边的截位的意思。
    截多少位相当于除于多少个2 ,我是这样子理解的。
    比如说，9:0  取9:2 ，那么就相当于/4.
   如果你用过滑动平均的话，你就很清楚截位的意思了。

    那就是说截位只是影响数据大小，在频谱上反映只是影响增益，而不会影响频谱吗?

回去看书吧。一个波形，如果只有其中一部分数据是错的，而另一部分正确，那怎么可能不影响频谱呢?如果都错了，那更影响频谱。
此帖关闭.没有意义的讨论

全部舍弃低n位，表示全部数据都除以2的n次方，数据间相对大小比例不变。
全部设计高n位，只有在每一个数据的高n位都为0的时候，数据才不变，否则最大值可能就变成最小值。