• · synplify pro 2010.09-1 map时间非常长11-26
• · lvds传输稳定性问题。高手请进。11-26
• · verilog 语法问题求助11-26
• · 不明白的二分频采样电路11-26
• · 对用VHDL编写的Leon3进行综合时产生的库问题11-26
• · debussy查看设计的时钟网络11-26
• · 总谐波电压的有效值计算方法11-26
• · xilinx FPGA 中GTX或GTP可否级联？11-26
• · xlib: unexcepted asyn reply11-26
• · 一道笔试题（已解答）11-26
• · 求VHDL的testbench资料11-26
• · FPGA和ASIC的学习有何异同11-26
• · 大家都觉得中国的IC人才几年之后能在国内有用武之地11-26
• · 看看我的战绩。11-26
• · ncverilog -v 顺序求助11-26
• · ISE12.1 关于KEEP约束！11-26
• · 求Active HDL 6.2的破解！111-26
• · Altpll仿真11-26
• · 求助 哪位可以分享一下较新版的design compiler和soc encounter的快速教程？11-26
• · DONE管脚为什么在配置时一直保持低电平。11-26
• · FPGA 加 DCM时钟11-26
• · MSK调制差分编码串并转换代码帮助11-26
• · 数字前端都需要学啥呀11-26
• · 生成 ROM 的问题11-26
• · 一道数字面试题目，怎么做？11-26