• · System Verilog VS SystemC11-26
• · xilinx fir ip core 位数截取问题11-26
• · quartus功耗分析为什么静态功耗很大？11-26
• · 在ise中如何使用configuration语句？11-26
• · vcs仿真一段时间后没有波形了11-26
• · 怎么总的testbench11-26
• · 模块里面包含了大家用DC的set_dont_touch时是否有问题？11-26
• · 做ASIC最核心的部分是用Verilog实现算法吗11-26
• · EDK 生成.bit文件出错11-26
• · 关于断言的使用11-26
• · DC约束问题（菜鸟）11-26
• · altera DDR2 IP 仿真问题11-26
• · 已经试用的5位请在这里说明一下进度，以及有什么问题汇总一下11-26
• · 求教关于FPGA上case很多的情况下该如何编写代码11-26
• · 关于ALTRA的FPGA开发板购置11-26
• · 求VCS7.0.1 license11-26
• · 在quartusII 中用VHDL实现FFT，有没有？11-26
• · NC-Verilog仿真QuartusII10.0的问题11-26
• · 关于block ram“零存整取”的问题11-26
• · ncsim 控制waves.shm定向输出问题11-26
• · 跨时钟域设计，急！11-26
• · 关于DC的面积优化11-26
• · CHIPSCOPE的问题11-26
• · 正弦波，三角波。锯齿波的产生？11-26
• · 求教verilog 代码解释和@ 的用法11-26