微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus功耗分析为什么静态功耗很大?

quartus功耗分析为什么静态功耗很大?

时间:10-02 整理:3721RD 点击:

用的powerplay分析功耗,是一个RFID标签,显示如下
PowerPlay Power Analyzer Status    Successful - Thu May 05 23:02:50 2011
Quartus II Version    10.0 Build 262 08/18/2010 SP 1 SJ Full Version
Revision Name    power_analysis
Top-level Entity Name    whole_modules
Family    Cyclone II
Device    EP2C35F672C8
Power Models    Final
Total Thermal Power Dissipation    145.12 mW
Core Dynamic Thermal Power Dissipation    34.48 mW
Core Static Thermal Power Dissipation    80.04 mW
I/O Thermal Power Dissipation    30.61 mW
Power Estimation Confidence    Low: user provided insufficient toggle rate data
为什么静态功耗这么大啊,静态功耗不就是漏电吗?是不是哪里设置错了?
另外怎么直接用quartus直接生成VCD文件啊?貌似这里可以通过testbench直接生成VCD文件,但总是出不来,求助高人,多谢

为什么没人回答呢,我也遇到同样的问题!请高人指点!

静态功耗与器件工艺以及结温还有芯片个体等有关,器件选型定了,以及工作条件定了后,静态功耗就定了,与用了多少逻辑资源无关。你可以试试设置不同的温度条件,以及器件模型是典型条件还是最恶劣条件,对比一下差异。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top