模块里面包含了大家用DC的set_dont_touch时是否有问题？

时间：10-02 整理：3721RD 点击：

首先是A模块里面包含了B模块，我先综合B模块，方法为：
读入A和B的rtl
current_design B
compile
read_ddc B.ddc
set_dont_touch B
current_design A
comiple
再diff B的网表和A网标中的B，发现B的逻辑被改变了，不知道是怎么回事?

上一篇：做ASIC最核心的部分是用Verilog实现算法吗
下一篇：怎么总的testbench

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类