关于断言的使用
时间：10-02
整理：3721RD
点击：
小弟在学习使用断言，在网上下载了一个设计，想在modelsim下做仿真，却遇到了以下的编译错误：
Error: syn_assert.v(10): Cannot open `include file "d:/modeltech_10.0/ovm-2.1.1/../verilog_src/ovm-2.1.1/src/assert_fifo_index.vlib".
Error: syn_assert.v(115): (vlog-2163) Macro `OVL_ERROR is undefined.
这些错误是什么引起的呢?
我到d:/modeltech_10.0/ovm-2.1.1/../verilog_src/ovm-2.1.1/src/查看了，没有assert_fifo_index.vlib这个文件
Error: syn_assert.v(10): Cannot open `include file "d:/modeltech_10.0/ovm-2.1.1/../verilog_src/ovm-2.1.1/src/assert_fifo_index.vlib".
Error: syn_assert.v(115): (vlog-2163) Macro `OVL_ERROR is undefined.
这些错误是什么引起的呢?
我到d:/modeltech_10.0/ovm-2.1.1/../verilog_src/ovm-2.1.1/src/查看了，没有assert_fifo_index.vlib这个文件
恕我愚昧，请教小编，啥叫断言?