• · 求助：如何计算一个32位二进制序列中1的个数11-26
• · 工作中用FPGA 年了，一点感受11-26
• · VHDL关于std_logic与integer的关系11-26
• · altera模块仿真后就是不出值啊11-26
• · 并串转换的verilog例子？11-26
• · Verilog 开发工具11-26
• · 向大虾请教FPGA 管脚问题11-26
• · FPGA中memory的作用？11-26
• · 请教各位大虾，使用XILINX生成FIFO时应该使用Block RAM 还是Distributed RAM？ (无内容11-26
• · IDDR原语问题求教11-26
• · vcs软件问题11-26
• · 如何真正做到随机化验证11-26
• · Xilinx EDKchipscope11-26
• · 求助：综合后在载sdf的问题11-26
• · EDK中的软件部分到modelsim中仿真输出老是为0啊，不知道哪出了问题11-26
• · TDP Memory11-26
• · VCS这些提示是什么意思？11-26
• · 为什么全局时钟可以提供无偏斜的时钟信号？11-26
• · 对于set_max_delay这个约束的一点疑问, 请大大解惑。11-26
• · 请教开发板上的usb11-26
• · 给FPGA的某个io输入高阻态，FPGA检测到的是什么？11-26
• · ISE 使用方法请教11-26
• · 请教形式验证的问题11-26
• · 请教：xilinxFPGA中能否实现分级时钟约束？11-26
• · 请教高人PCIE有效带宽计算问题11-26