• · 发送 控制字 到 AD9910的 SPI, 经常需要发送2次？11-26
• · vhdl,if语句中可不可以包含两个信号的沿触发呢11-26
• · 有将C++算法转化为Verllog代码经验的高手请进11-26
• · jtag下载spartan 3 fpga问题 (内详)11-26
• · FPGA开发板的恒流源问题11-26
• · quartus 调用 modelsim的问题11-26
• · 求个Quartus以太网IP能用的license，版本无所谓，论坛里试了好多都不行，谢谢！11-26
• · 关于VERILOG读多个文件的问题11-26
• · 求助：做IC设计的工程师一般喜欢看哪些杂志？11-26
• · 芯片加密如何做？11-26
• · 多周期路径中的检查保持时间时刻,为什么默认是在建立时间检查的前一个cycle？11-26
• · 请参加第一期试用的把调试笔记发到如下地址11-26
• · 请问网上下的IP核如何使用11-26
• · fpga怎么学啊11-26
• · 如何自己手动搭建时序逻辑11-26
• · Xilinx Spartan-3E读写FLASH11-26
• · RAPID PROTOTYPING OF DIGITAL SYSTEMS SOPC EDITION11-26
• · 08-28LX9开发板的使用征文------通过以太网接口实现ICE 调试功能11-26
• · 关于NIOS II中C语言内嵌汇编操作64位数的问题11-26
• · quartus生成仿真模型时的问题11-26
• · 关于加法器问题11-26
• · fpga上如何实现一个soc系统11-26
• · 关于TDC的CPLD实现11-26
• · 请教高手，关于用Astro布局布线的后仿问题11-26
• · 帮忙看看这道数字逻辑的笔试题11-26