• · verilog 串口通信问题！紧急，救命！ 谢谢！ 我就是想用CPLD实现串口通信11-26
• · 关于DC脚本中时钟分频的处理11-26
• · 请教TIMEQUEST约束异步时钟的问题11-26
• · FPGA下板测试11-26
• · dpd（数字预失真）交流11-26
• · IC design and verification MSN group ----wish you to join us11-26
• · EXT3-fs warning: mounting fs with errors, running e2fsck ...: 3 Time(s)11-26
• · wafer notch是什么？11-26
• · 请教一个异步复位的问题11-26
• · 请问高手 verilog 循环要如何写才能通过综合编译？11-26
• · 有没有人现在电脑上装有NIOS II5.1版本啊~急急急！11-26
• · internal power計算11-26
• · 求助啊，求助，一个加法器难住了几天了11-26
• · 请问哈ASIC11-26
• · 关于加入chipscope后place报错问题11-26
• · XILINX/ise12.2 综合结果与布局布线占用资源不一致的问题？11-26
• · Xilinx spartan-3E 驱动手机LCD显示11-26
• · EDK12.2问题11-26
• · DC2008-09安装问题，求高手11-26
• · DCM没输出的问题11-26
• · Altera Stratix-III上使用Megawizard产生的ALTMEMPHY在synthesis时报错11-26
• · 求助一道时序分析题11-26
• · 请教一个使用Xilinx ISE的问题！谢谢！11-26
• · 如何保护自己的Verilog代码？11-26
• · 求帮助，DC的正版license需要怎么修改才能使用啊？11-26