微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA下板测试

FPGA下板测试

时间:10-02 整理:3721RD 点击:
FPGA设计中用到了ip核,在下板测试时出现以下错误,不知是何原因,请高手指点,谢谢!
Error: Can't communicate with device. Device will stop functioning when it reaches its non-tethered mode timeout limit.

是不是管脚没有约束对啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top