• · 用spart6内部原语设计一个加法器，输入255bit，输出8bit11-26
• · DC在综合时对reset异步信号如何处理为dont touch遇到的问题11-26
• · 源码编辑器11-26
• · 请问关于VCS或NCSim11-26
• · 搞不懂为什么无法综合。请教之，关于无法综合成FF的问题11-26
• · 请问大家altera提供的sdram控制器怎么申请啊？11-26
• · 问一道数字IC笔试题11-26
• · .lib 转 .db 疑问，诚求解。11-26
• · 用门级的verilog来写时序电路就搞不定了，请帮帮忙11-26
• · 一个简单的双口ram的实例化问题11-26
• · 关于nand flash11-26
• · 三分频电路跑不到100MHz？ 求高人解答11-26
• · VCS跑VMM的问题？11-26
• · FPGA板块招募版主11-26
• · 各位大虾谁知道哪里有支持5V(不是电源电压)信号电平的FPGA11-26
• · 请问 由ise生成的PCIE 1.4硬核中的2.5G时钟是哪来的？11-26
• · 关于DSP Builder生成HDL代码的问题11-26
• · 关于FPGA约束的问题11-26
• · 关于nand flash读写11-26
• · 求助一道逻辑题11-26
• · 异步fifo测试程序求助11-26
• · 每月一个项目，自由开发，经验共享——4月：“DDS 信号发生器”11-26
• · ！FPGA时钟问题求教！急！11-26
• · 想请教一下FPGA中的LUT和DFF都是用在verilog中的什么语句情况中呢？11-26
• · 求助一个verilog语法问题~请大家帮我11-26