• · Multi Corner 怎么翻译呢11-26
• · 在Quartus 11.0里面怎么设置一个信号 not a clock11-26
• · FPGA编程BUG不能升级，导致了用户退货，要不要辞职呢？11-26
• · quartus编译报错11-26
• · 在安富利购买东西需要注意，安富利不管报关。报关费用很高哦11-26
• · Xilinx, 如何防止寄存器被优化掉？11-26
• · 请教关于xilinx的fifo的问题11-26
• · 外部时钟到FPGA后是否要先过DCM或PLL11-26
• · DFT请教大侠11-26
• · ，用verilog计算乘法怎么写？11-26
• · 关于Questasim中Packet Simulation Status的窗口问题11-26
• · 哪位design complier的高手给讲讲这个软件怎么对area和speed trade off的！11-26
• · 门控时钟 RTL vs Gate11-26
• · DC是否需要对fanout进行优化，还是留给后端工具优化？11-26
• · CY7C68013A 能当做HOST用吗11-26
• · DC综合时 遇到 transition time violated11-26
• · 探讨一下logic delay和route delay11-26
• · 谁能帮我写一个8位比较器的测试代码 要比较全面的11-26
• · 联发科 国民技术,哪个对个人的职业发展更有利？11-26
• · generate 语句在dc可以综合吗？11-26
• · NIOS II中自定义指令的重复问题11-26
• · ISE9.1I的BUG今天被我遇到了（use_dsp48)11-26
• · 跨时钟域，数据传递，请高手指点！11-26
• · design compiler读入文件后出现警告，求助11-26
• · verilog有没有一些常用的库，比如提供一些常用的算法11-26