微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 哪位design complier的高手给讲讲这个软件怎么对area和speed trade off的!

哪位design complier的高手给讲讲这个软件怎么对area和speed trade off的!

时间:10-02 整理:3721RD 点击:
我算是服了这个软件了!我手动retiming了半天,结果slack time没怎么长,面积还是上去了不少!不止是加的那些register的面积,网表里还有一些7788的buffer,不知道从哪里来得!哪位大侠对design complier比较熟,给讲讲它的优化算法的依据,或者还有什么优化的指令?谢谢

哪位design complier的高手给讲讲这个软件怎么对area和speed trade off的!
我顶

哪位design complier的高手给讲讲这个软件怎么对area和speed trade off的!
你怎么手工retiming的?说说看吧



    你好,我的QQ是381631413,你的QQ是多少,能否认识下?交流下这方面的经验

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top