微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在Quartus 11.0里面怎么设置一个信号 not a clock

在Quartus 11.0里面怎么设置一个信号 not a clock

时间:10-02 整理:3721RD 点击:
我在以前的版本,貌似是9.x的版本的assign editor里面约束信号的时候记得有 not a clock这个选项,升级成11.0以后找不到这个选项了,请问各位大拿在哪里找这个选项呀?或者怎么用TCL脚本约束一个信号为 not a clock呀?谢谢!编译的时候老是报警

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top