微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DFT请教大侠

DFT请教大侠

时间:10-02 整理:3721RD 点击:
请教各位大侠,不知道你们DFT后用TetraMAX看faults的时候是不是也有TEST_MODE这个port  SA 1的情况呢,因为产生protocol的时候就force这个信号为1。
各位也是这种情况么,那么怎么去掉这个fault呢?
谢谢回复指导。

没人回答啊,自己顶下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top