微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC是否需要对fanout进行优化,还是留给后端工具优化?

DC是否需要对fanout进行优化,还是留给后端工具优化?

时间:10-02 整理:3721RD 点击:
用DC时,是否需要对除clock和reset外的网络进行high fanout优化?这部分是放在DC优化,还是后端工具优化更好些?

好的,那就让DC先优化下,后端再接着优化吧

都是在DC里做的,除非DC做不了才在后端优化

4楼说的太绝对了一点,部分工作可以留到后端作的



    DAFSDFASDFASDFSDFAS

如果design大,還是DC時先修掉,免得後端麻煩

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top