• · nios II中nios_custom_instruction_slave is not connected to any master11-26
• · 关于建立时钟的问题11-26
• · 在ISE里调用MODELSIM怎么总是出现警告11-26
• · FPGA最小系统设计求助11-26
• · verilog 中always 问题11-26
• · ASIC中综合ROM的问题11-26
• · 请教一下关于芯片引脚分配的问题11-26
• · 联发科笔试题 求解答！11-26
• · 与非门的两个输入端有什么区别11-26
• · 关于异步数据同步化的问题11-26
• · 延时上的问题11-26
• · debussy识别xilinx fpga unisim库的问题11-26
• · 外部晶振直接做系统时钟有没有什么问题11-26
• · 想学集成电路设计，不知道上海张江这边有没有对应的培训机构？11-26
• · Looking for the book "SystemVerilog Assertions Handbook"11-26
• · 求用过AD5024的前辈赐教~~~11-26
• · 有谁知道最新的debussy软件版本是多少啊11-26
• · 请教FPGA jtag下载的问题11-26
• · 问个面试题：max and min clock frequency in a two stage data path？11-26
• · verilog求助11-26
• · 求助，为什么我的modelsim编译总出现near EOF的错误11-26
• · 请问VCS的dve可以和VCS一起破解么？11-26
• · altera官网 论坛发帖子的地方在哪里啊？11-26
• · 庆祝第一次移植工程至xilinx平台成功，顺便请教一个问题！11-26
• · 板子上不焊FPGA只焊EPCS芯片可不可以下载EPCS？11-26