关于建立时钟的问题

reg go; wire clk;
nand #(period/2) u1(clk.clk.go);
initial begin
  go = 0;
  #(period/2)go =1;
end
这段语句怎么会实现一个简单的方波时钟呢?

go=1后，clk就像是一个首尾相连的反向器了。由于门的延迟，会使clk一直高低跳变。
  -+---|〉o----+--- clk
    |_________|

nand #(period/2) u1(clk.clk.go);
#(period/2) 定义你的这个与非门的上升延迟，go变化之后，引起clk变化，然后再反馈到输入。就不停地跳变，成方波了。