• · Xilinx PlanAhead可重构时遇到一个问题11-26
• · ise中老版本有的ip核新版本找不到11-26
• · quartus仿真无果，请教！11-26
• · PHY 的讨论11-26
• · 高手看过来：Altera中数据写入RAM时的时钟有效沿11-26
• · 求黑点中心坐标提取思路，硬件算法实现11-26
• · 外部reset信号去glitch11-26
• · Cadence/Synopsys服务器能同时在一台机器上运行吗？11-26
• · 时序约束和modelsim两个小问题。11-26
• · 关于调用ip核实现NCO的仿真。11-26
• · 加入chipscope出现translate的报错11-26
• · 如何用verilog在fpga中实现精确延时11-26
• · 请教I2C设计的问题11-26
• · 初学者问个简单的问题 希望高手不要觉得太简单而不回答11-26
• · 函数任务和模块的区别？11-26
• · slew rate 具体什么意思啊？11-26
• · 问个altera 片内ram读写触发沿的问题11-26
• · 关于fpga的疑问11-26
• · 菜鸟求教modelsim使用的问题11-26
• · 为什么non_restoring比restoring做除法快11-26
• · 关于Inout 加第三端问题11-26
• · design compiler question11-26
• · 从快时钟域到慢时钟域的同步器怎么做？ 需要3个reg？ (无内容)11-26
• · sd card verilog model11-26
• · 一个四级的Mux,其中第二级信号为关键信号 如何改善timing11-26