微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Xilinx PlanAhead可重构时遇到一个问题

Xilinx PlanAhead可重构时遇到一个问题

时间:10-02 整理:3721RD 点击:
最近在看一些可重构方面的东西,在Xilinx官网上找到PlanAhead Software Tutorial :Partial Reconfiguration of a Processor
Peripheral ,然后按照上面的步骤做的时候,就是加入了2个可重构模块adder和mult,加入时候已经选择了top netlist,但是当我想把这两个中的一个设为active module时一直报错,说没有顶层netlist,有木有人知道怎么解决啊?





Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top