问个altera 片内ram读写触发沿的问题

altera FPGA的片内ram的写信号（wren，address，data）操作是在clk的下降沿变化，这个应该没有问题。
读操作的address也是在clk的下降沿变化，但q是在上升沿读还是下降沿读呢?（根据自动生成的WAVE JPG图，是在下降沿读，但在有的书上是在上升沿读)。