• · 请问FIFO的almostfull置位后，还会继续往里面写吗？11-26
• · verilog实例化时括号里可以带运算符吗？11-26
• · Tcl在FPGA开发中的作用讨论11-26
• · 请问synopsys的那些软件可以在XP下安装？11-26
• · 关于 触发器 always 延时的问题11-26
• · 怎么安装Synopsys DC 2000.05 NT？11-26
• · UCF约束的问题：如何将简单的反相器指定布局在特定的slice里？11-26
• · 关于时序约束的问题？11-26
• · Dspbuilder 8.0运行时候出现的问题11-26
• · 请帮看看时序仿真的时候出现的问题~~~谢谢~~~11-26
• · 找不到sdf文件11-26
• · 求书:CMOS Digital Integrated Circuits Analysis & Design11-26
• · FPGA中UCF中的位置约束问题11-26
• · CPLD基本单元（LE）中含有少量基本门的作用11-26
• · cadence IUS利用ISE库仿真问题？11-26
• · IP核设计时 状态寄存器和参数寄存器的硬件实现11-26
• · 请问各路大侠FPGA片内有集成A/D转换的嘛！11-26
• · 关于MicroBlaze上建立工程问题11-26
• · 程序不稳，计数有时错乱的 原因和解决方法11-26
• · 常量=变量11-26
• · 异步FIFO地址编码11-26
• · 请问如何使用verilog语言编写 chipscope文件11-26
• · synopsys DC安装完成后如何在普通用户下启动？求教各位大神11-26
• · 我的疑问11-26
• · ISSCC11-26