• · 纠结，quartus 生成的pof文件无法配置问题11-26
• · 请教大牛用verilog描述多位或多个信号改变的沿检测电路如何写啊？11-26
• · verilog 任务11-26
• · 请教：多端口ROM的verilog设计问题11-26
• · 谁了解如何用vhdl写倍频程序？11-26
• · 请教FIFO中的近满和近空标志的作用？11-26
• · 使用M3/M0 IPcore问题集锦11-26
• · modelsim中仿真的问题11-26
• · 用signal tap的时候，老死机，怎么回事？11-26
• · 关于verilog加法运算溢出的问题11-26
• · 在chipscope中，虽然 keep = "true"，但有的reg还是没效果11-26
• · Altera EP3C奇怪的问题，请高手指教11-26
• · 关于数字视频编码器分辨率11-26
• · modelsim仿真的问题11-26
• · 乒乓操作问题11-26
• · 请教一个问题，大虾请进11-26
• · 双口RAM求助11-26
• · Verilog 輸出高阻抗 求解11-26
• · 组合逻辑和时序逻辑的区别11-26
• · 200M时钟的信号同步到100M11-26
• · 有没有这种FIFO11-26
• · 高手指点verilog中task的调用问题11-26
• · 请Verilog高人指点寄存器的这两行设计代码11-26
• · 麻烦推荐一些经典Verilog代码, 想学习一下他们的设计？ 谢谢11-26
• · 各位高手，我在modelsim仿真编译时，报错11-26