微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 各位高手,我在modelsim仿真编译时,报错

各位高手,我在modelsim仿真编译时,报错

时间:10-02 整理:3721RD 点击:
各位高手,我在modelsim仿真编译时,报错
`timescale 100ns/10ns  说时间精度 syntax error  unexpected “base”,expecting“class”
请问是怎么回事啊 急问啊?

good reference for SOC design

飘过,也不懂,mark下,有答案后来学习

不懂!

能不能把testbench写出来呢?

你好!今天我也遇到了这个问题,请问一下是如何解决的呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top