• · Spartan 6 BLVDS问题11-26
• · verilog高手进，求助11-26
• · 数字接收机码元同步探讨,也称位同步11-26
• · 异步fifo程序问题 求大神指导11-26
• · 学习数模混合芯片设计怎么开始11-26
• · 求助一个程序11-26
• · 谁能提供一个DRR2 controller的使用指南啊？11-26
• · 凹凸面试合同11-26
• · verilog的模块端口不支持二维数组，google一下变通就可以用！11-26
• · Synopsys LEDA可以检查指定路径的情况吗？11-26
• · 求教高手:modelsim里如何仿真有初值的RAM的行为？11-26
• · 自己创建的ROM读不出来数据11-26
• · DC综合时出现时序警告不知如何改请大虾指教11-26
• · 老扁前一段时间提出的modelsim vs VCS的问题好像可以这样解决11-26
• · vcs能安装到RHEL3上否？11-26
• · XILINX LX9开发板免费试用第二轮名单公布11-26
• · 通过上位机的UART控制我verilog程序11-26
• · nios2 conmand shell无法正常启动啊！11-26
• · 关于FPGA上RAM的问题11-26
• · 请教一个verilog的语法错误11-26
• · nanosim question11-26
• · 如何自动将verilog的底层信号拉到模块的顶层去11-26
• · 请问各位大侠，verilog中如何根据不同条件进行实例化11-26
• · quarus11.0中timequest的建立时间分析发现的问题11-26
• · modelsim仿真时的glbl.v出错11-26