微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真时的glbl.v出错

modelsim仿真时的glbl.v出错

时间:10-02 整理:3721RD 点击:
各位好,在使用Ip核后,用modelsim se 6.5仿真,按照网上说的在vsim步骤时将glbl.v与测试文件一起,这样是通过了,可是却无法run出波形,总会弹出提示“are you sure to finish”.请各位大侠指教。谢谢!

是不是没有加载信号?

先确认测试平台中是否提供了足够的仿真时间,再确认仿真工具的时间是否在前进,当然是否添加观察信号也需要去确认。

请贴TB文件....

"are you sure to finish"代表你已经仿真结束了。
1)你在波形中加入信号。
2)编译的时候(vlog,vcom)加参数,+acc=nrmp,具体可以看帮助。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top