xilinx fifo IP核的empty信号不对

时间：10-02 整理：3721RD 点击：

在编写带fifo的uart时，仿真遇到了这样的问题
问题：       看empty信号波形，出现了“1”后又“0”，过几个时钟后，又从“0”变到了“1”，不知何缘故?请帮助！
期望结果：  正常应该是empty出现“1”后，一直保持为“1”，证明读空fifo了。
自己分析了下:
1. empty第一次出现“1”是在valid为“1”，即读使能有效时，读空了fifo，所以empty信号变“1”，但仅持续了一个时钟，就从“1”变成    “0”；
2. empty第二次出现“1”是在almost_empty变为“0”的前一个时钟；
请高手、好心人帮助～！

我不是什么高手。说两句看看：
1、检查下各信号初始化过程。
2、FIFO不为空，难道有数据在持续进入FIFO吗?
看信号命名，有点怀念学软件无线电的时候，也做过

你最好把和empty相关的信号都拉出来看看。FIFO其实就是一个ram加逻辑，把逻辑部分拉出来看看把。

谢谢先～
我判断的逻辑是只要fifo不空就读fifo数据。
我再仔细查查～·

上一篇：FPGA学习小结（一）
下一篇：modelsim仿真时的glbl.v出错

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

xilinx fifo IP核 的empty信号不对

xilinx fifo IP核的empty信号不对