微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quarus11.0中timequest的建立时间分析发现的问题

quarus11.0中timequest的建立时间分析发现的问题

时间:10-02 整理:3721RD 点击:
[attach]411332[/attach]
右图是我对一个设计的TQ时序分析时的截图,问题如下:
数据要求时间按照定义应该为
Data Required Time = Latch Edge + Clock Network Delay to Destination Register –utSU
但是在timequest的报告中的显示确实将这个uTsu加到了Data Required Time 中!(如右图中红线处)
这个我就有点迷糊了。难道是TQ的bug?呵呵
不知道哪位达人也碰到过类似情况,指点一二,谢谢了

将图补上


   没有问题....是你没有搞清楚人家的"-"和"+"所代表的意思而已...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top