• · 问下下列 软件的用途11-26
• · 做前端真的比较有前途吗？11-26
• · VHDL状态机描述11-26
• · 求助:VHDL实现30个周期的循环，如何实现11-26
• · 怎样得到一个窄脉冲11-26
• · 支持IIC协议的Slave器件是沿采样还是电平采样？11-26
• · spartan 6 warning HDLCompiler:8911-26
• · 一个四级的Mux,其中第二级信号为关键信号 如何改善timing？11-26
• · 新手求助，复位后程序失效11-26
• · 求大牛们，公司中用到niosII了吗11-26
• · 掌握基本时序逻辑电路的实现 求助11-26
• · verilog里面的RAM的初始化问题11-26
• · 请教大家，从FPGA工程师转为ASIC工程师11-26
• · 试用日记~11-26
• · 有谁做汽车电子用FPGA 的了 ？11-26
• · fpga实现vga显示图像11-26
• · 求Silicon Image（晶像公司）的SiI9135芯片的software application note11-26
• · ASIC成本分析相关11-26
• · 关于v_scaler IP核11-26
• · 利用Spartan6产生一个250MHz时钟，怎么做比较好11-26
• · 求助quartus的usbblaster驱动问题11-26
• · CONF_DONE拉低，INIT_DONE拉高 FPGA没配起来。11-26
• · 关于verilog在spectra中的仿真中的奇怪11-26
• · UART时钟处理，求助11-26
• · 谁会这样的时序约束啊？11-26