CONF_DONE拉低，INIT_DONE拉高 FPGA没配起来。

遇到一个很奇怪的问题，StratixII GX的FPGA，采用CPLD+FLASH配置FPGA的方式，一直是可以正常配置的，最近遇到两次上电后CPLD配FPGA配不起来，现象是：
CPLD检测到INIT_DONE是高电平，这意味着FPGA已经配置成功且进入用户模式了；
但是实际上FPGA却没有配起来，CONF_DONE是低电平。
这是完全矛盾的啊。应该是CONF_DONE拉高后INIT_DONE才可能被拉高的啊。本来想复现的。可是试了几百次都复现不了了。
有高手没。坐等！