• · 请教DDR设计11-26
• · verilog与VHDL语言那个有利于设计实现？11-26
• · Verilog中`include"*.v"问题求解11-26
• · VCS装不起，装了不能用11-26
• · 请问IC公司有哪些职位是适合计算机、通信这些偏软的专业呢？11-26
• · 转载一篇关于“clock skew”的文章11-26
• · 时钟树综合问题11-26
• · lec/conformal 如何比gated clock和gated data？11-26
• · 求助：conformal mapping 中的一个问题11-26
• · 求助：conformal不通过11-26
• · always @*语句的时序是什么样的11-26
• · leda怎样使用rule？11-26
• · 关于function的使用问题，求牛人帮忙看看11-26
• · fpga RLOC层次化布局11-26
• · 找verilog 方面的工作11-26
• · 序列检码器 状态机 的一点小疑问11-26
• · 求助DC使用问题11-26
• · 怎么在modelsim里面仿altera的IP核？11-26
• · LX9 开发板试用日记——实时更新11-26
• · 蜂鸣器 不响 为什么11-26
• · 请教一下学VERILOG用什么开发工具好？11-26
• · 关于dft11-26
• · hsim 能不能像hspice一样用多个 处理器仿真11-26
• · 请教一个ALTER ddr2 IP使用问题11-26
• · 請教Xlinix ISE 13.1 的 Test Bench Waveform 問題11-26