• · 请问大家做的设计，有没有没有复位的寄存器？11-26
• · 急！spice网表求助！11-26
• · FPGA+SRAM的视频采集请问有人做过没啊11-26
• · 如何实现在quartus中写乘号不调用altera的FPGA芯片自带的乘法器11-26
• · 紧急求教，谁做过红外通信的Verilog代码？11-26
• · ‘define 和 parameter 的区别11-26
• · 男生学数字前端好还是学数字后端好11-26
• · 发现dc不能综合层次化例化11-26
• · 如何检测I2C的开始条件和结束条件？11-26
• · 程序问题 求指教！verilog11-26
• · ISE自带仿真Isim与第三方仿真软件modelsim6.6的仿真结果不一致，求解11-26
• · 请问一般对于复位信号rst用高电平或低电平有效的原因？11-26
• · FPGA前端后端分别指的是什么11-26
• · 求助：FPGA管脚分配11-26
• · 请问如何在verilog设计中使用M9K的片上存储器呢？11-26
• · 请问function和task可用来实现可综合模块么？11-26
• · Xlinx ISE12.4 不支持时钟和复位信号在同一个敏感列表吗？11-26
• · 关于门级网表中一些参照物的表示意思！11-26
• · XILINX LX9开发板免费试用专版活动最新进度（实时更新）11-26
• · 尺寸相同，与非门和或非哪个速度快？(虹微笔试题）11-26
• · VCS覆盖率问题11-26
• · 请教关键路径的判定以及相关概念~谢谢11-26
• · D触发器级联能否解决亚稳态的 逻辑问题11-26
• · AT89S52串行下载不成功11-26
• · Nexys 3的板子如何供电和下载11-26