发现dc不能综合层次化例化

时间：10-02 整理：3721RD 点击：

今天在用DC综合的过程中，无论用read_file 还是 analyze 读取整个设计，读到一个层次化例化实例时总是报错。
层次化例化是这样的：整个设计定义在一个top module里，包括一个译码子模块 ID_unit，而ID_unit中又例化了一个 mem module，当dc读到ID_unit 中的mem module 例化时，就报错 bad hierarchical name(u_mem) (VER-264)
请问在不改程序的条件下有什么解决办法吗

mem module的查找路径设置正确?

上一篇：如何检测I2C的开始条件和结束条件？
下一篇：男生学数字前端好还是学数字后端好

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器