程序问题求指教！verilog

时间：10-02 整理：3721RD 点击：

reg[7:0] lcd_data_reg;
reg[127:0] Data_First = "www.endchina.com";
reg[127:0] Data_Second = " chick_kid ";
reg    [127:0] Data_First_Buf,Data_Second_Buf;
假如说执行下面这两句，那么下面这两句怎么解释?
lcd_data_reg <= Data_First_Buf[127:120];
  Data_First_Buf <= (Data_First_Buf << 8);
这是一个lcd1062的显示程序

假如说是C语言:
char a[]="www.ednchina.com";
小编觉得a[0]是多少呢?

a[0]是m啊

看你这两句放在哪里，假设你这是基于clk的同步块内，在第一个clk来时Data_First_Buf的高八位送lcd_data_reg,这个Data_First_Buf肯定是Data_First这同步来的，即将‘w’送显示，同时将Data_First_Buf左移八位，第二个时钟来时，同理将第二个‘w’送显示，以此类推

这个自己能理解的啊

对的

每8位存一个字符，深入的话我说不好，不过可以看成存的是ASCII码

lcd_data_reg <= Data_First_Buf[127:120];
//将Data_First_Buf的第一个字符给lcd_data_reg
Data_First_Buf <= (Data_First_Buf << 8);
//Data_First_Buf 左移一个字符

上一篇：ISE自带仿真Isim与第三方仿真软件modelsim6.6的仿真结果不一致，求解
下一篇：如何检测I2C的开始条件和结束条件？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

程序问题 求指教！verilog

程序问题求指教！verilog