微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问function和task可用来实现可综合模块么?

请问function和task可用来实现可综合模块么?

时间:10-02 整理:3721RD 点击:
如题。
本人之用过他们来写testbench。不知道他们是否可用来写可综合模块呢?

满足一定的语法要求,可以综合

当然可综合。
区别是task可带时间信息,没有返回值,你可以把它想象成子module,
function有返回值,其实也是有输入输出的子模块。
前提是你别写不可综合的语句。

见习生聆听

用可以综合的语句写就可以,
但还是不建议用,
不是很直观

区别在于内部的描述是否可综合

使用task需要很谨慎,task的作用类似于软件中的函数调用,在仿真测试的时候使用非常方便。但是由于verilog是硬件描述语言,对于软件的函数调用并不支持,如果task的内部编程方式不符合硬件规范是不能够综合的,会被报错,而有些写法的task则可以综合。
例如,对于maxplus II来说,它默认task不可综合,直接就通不过了;而quartusII的功能比较强大,会对code进行分析、优化,有些coding style是可以综合。
所以,一般的建议是:Task在写Testbench使用多,它像C里的函数一样,可以灵活表达仿真行为;在RTL代码中应该避免使用。

没试过,只用来写过TB

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top